DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

03806818

MANUFACTURE OF SEMICONDUCTOR DEVICE

PUB. NO.:

04-171918 [JP 4171918 A]

PUBLISHED:

June 19, 1992 (19920619)

INVENTOR(s): OTSUKA TATSUYA

YASUI MASARU

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

FUJITSU VLSI LTD [491219] (A Japanese Company or Corporation)

, JP (Japan)

KIYUUSHIYUU FUJITSUU EREKUTORONIKUSU KK [000000] (A

Japanese Company or Corporation), JP (Japan)

APPL. NO.:

02-300704 [JP 90300704]

FILED:

November 06, 1990 (19901106)

INTL CLASS:

[5] H01L-021/027; H01L-021/302

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 1274, Vol. 16, No. 478, Pg. 57,

October 05, 1992 (19921005)

ABSTRACT

PURPOSE: To avoid the damage of a semiconductor wafer occurring by plasma, and prevent particles of a modified layer of photo resist from remaining on the surface of a wafer, by eliminating the modified layer of photo resist, and then eliminating the photo resist under the modified layer. CONSTITUTION: In the ashing process wherein high dose ion implanted photo resist is ashed by using a parallel plate type reactor, hydrogen sulfide and water vapor are used as process gas. From a high frequency power supply, a high frequency voltage is applied to a sample stand mounted with an object to be treated, and a high bias potential is formed between the sample stand and an upper electrode, and thereby a first ashing process is performed. From the high frequency power supply, a high frequency voltage is applied to the sample stand, and a high bias potential is formed between the sample stand and the upper electrode, and thereby a second ashing process in which oxygen is used as process gas is performed.

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

009127284 **Image available**
WPI Acc No: 1992-254718/199231

XRAM Acc No: C92-113384 XRPX Acc No: N92-194385

IC device mfr. - including repeatedly generating high bias potential between wafer-loaded stand and upper electrode to ash photoresist coat

after ion implantation NoAbstract

Patent Assignee: FUJITSU LTD (FUIT); FUJITSU VLSI LTD (FUIV); KYUSHU

FUJITSU ELECTRONICS KK (FUIT)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 4171918 A 19920619 JP 90300704 A 19901106 199231 B

Priority Applications (No Type Date): JP 90300704 A 19901106

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 4171918 A 6 H01L-021/027

Title Terms: IC; DEVICE; MANUFACTURE; REPEAT; GENERATE; HIGH; BIAS;

POTENTIAL; WAFER; LOAD; STAND; UPPER; ELECTRODE; ASH; PHOTORESIST;

COAT; AFTER; ION; IMPLANT; NOABSTRACT

Index Terms/Additional Words: INTEGRATED; CIRCUIT

Derwent Class: L03; U11

International Patent Class (Main): H01L-021/027 International Patent Class (Additional): H01L-021/302

File Segment: CPI; EPI

⑲ 日本国特許庁(JP)

⑪特許出願公開

◎ 公開特許公報(A) 平4-171918

®Int. Cl. ⁵

識別記号

庁内整理番号

43公開 平成4年(1992)6月19日

H 01 L 21/027 21/302

7353-4M Н

H 01 L 21/30

3 6 1 R

審査請求 未請求 請求項の数 4 (全6頁)

半導体装置の製造方法 69発明の名称

> ②)特 顧 平2-300704

願 平2(1990)11月6日 22出

大 塚 達也 個発 明者

愛知県春日井市高蔵寺町2丁目1844番2 富士通ヴィエル

エスアイ株式会社内

鹿児島県薩摩郡入来町副田5950番地 株式会社九州富士通 井 優 明 者 安 個発

エレクトロニクス内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地 愛知県春日井市髙蔵寺町2丁目1844番2 富士通ヴイエルエスア

イ株式会社

株式会社九州富士通エ の出 願 人

レクトロニクス

79代 理 人 弁理士 井桁 貞一 鹿児島県薩摩郡入来町副田5950番地

1. 発明の名称

頭

创出

半導体装置の製造方法

2. 特許請求の範囲

法。

[1]高ドーズイオンを往入したフォトレジスト を、平行平板型リアクタを用いて行うアッシング 工程において、

プロセスガスとして硫化水素と水蒸気を用い、 被処理物を搭載する試料台(2) に高周波電源(4) により高周波電圧を印加し、前記試料台(2)と上 部電極(3) との間に高バイアス電位を形成して行 う第1のアッシング工程と、

プロセスガスとして酸素を用い、前記試料台(2) に高周波電源(4) により高周波電圧を印加し、前 記試料台(2) と前記上部電極(3) との間に高バイ アス電位を形成して行う第2のアッシング工程と、 を有することを特徴とする半導体装置の製造方

(2)請求項1記載の半導体装置の製造方法にお

いて、第1のアッシング工程のプロセスガスとし て奥化水素と水蒸気を用いることを特徴とする半 導体装置の製造方法。

[3]高ドーズイオンを注入したフォトレジスト を、ECRエッチング装置を用いて行うアッシン グ工程において、

プロセスガスとして水業を用い、被処理物を搭 載する試料台(12)に高周波電源(14)により高周波 電圧を印加して高バイアス電位を形成して行う第 1のアッシング工程と、

プロセスガスとして酸素を用い、前記試料台(12) に印加した高周波電圧を停止して行う第2のアッ シング工程と、

を有することを特徴とする半導体装置の製造方

〔4〕請求項3記載の半導体装置の製造方法にお いて、第1のアッシング工程のプロセスガスとし て真化水素を用いることを特徴とする半導体装置 の製造方法。

3. 発明の詳細な説明

(概要)

半導体装置の製造工程における高ドーズイオン を注入したフォトレジストのアッシング方法の改 良に関し、

高ドーズイオンの注入によりポリマー化したフォトレジストの変質層を除去することが可能となる半選体装置の製造方法の提供を目的とし、

〔2〕請求項1記載の半導体装置の製造方法にお

半導体チップ上に存在するゴミに起因する半導体 チップの不良発生が問題になっており、また、半 導体チップはプラズマによるダメージに対して一 層敏感になっている。

以上のような状況から、高ドーズイオンを注入したフォトレジスト変質層を除去する場合に、プラズマによるダメージを低減し、除去したフォトレジストのパーティクルがゴミとなって半導体チップの表面に残存するのを防止することが可能な半導体装置の製造方法が要望されている。

〔従来の技術〕

以下第3図、第5図により平行平板型リアクタ を用いる従来の半導体装置の製造方法について詳 細に説明する。

第3図は平行平板型リアクタの機略構造を示す 図である。

この平行平板型リアクタはプロセスガスの排出 口laを上部に備えた処理室1内の下部には被処理 物を載置する試料台2が設けられており、上部に いて、第1のアッシング工程のプロセスガスとし て臭化水素と水蒸気を用いるよう構成する。

・ (3) 高ドーズイオンを注入したフォトレジストを、ECRエッチング装置を用いて行うアッシング工程において、プロセスガスとして水素を用い、被処理物を搭載する試料台に高周波電源により高周波電圧を印加して高バイアス電位を形成して行う第1のアッシング工程と、プロセスガスとして酸素を用い、前記試料台に印加した高周波電圧を停止して行う第2のアッシング工程とを有するよう構成する。

(4) 請求項3記載の半導体装置の製造方法において、第1のアッシング工程のプロセスガスとして単化水素を用いるよう構成する。

〔産業上の利用分野〕

本発明は、半導体装置の製造工程における高ド ーズィオンを注入したフォトレジストのアッシン グ方法の改良に関するものである。

近年の半導体装置の高集積化・微細化に伴い、

は反応ガスを導入する導入口3aを備えた上部電極 3 が設けられており、この上部電極 3 の下面には ガス噴出孔3bが設けられている。

この試料台2と上部電極3との間には、高周波電源4により高周波電圧が印加できるようになっている。

特開平4-171918(3)

(発明が解決しようとする課題)

以上説明した従来の平行平板型リアクタを用いるフォトレジストの除去工程においては、内部のフォトレジストは除去されるが、表面に形成されているフォトレジストの変質層のパーティクルが 半導体チップの表面に残存するという問題点があった。

本発明は以上のような状況から、高ドーズイオンの注入によりポリマー化したフォトレジストの変質層を除去することが可能となる半導体装置の 製造方法の提供を目的としたものである。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、

(1)高ドーズイオンを注入したフォトレジストを、平行平板型リアクタを用いて行うアッシング 工程において、プロセスガスとして硫化水素と水 蒸気を用い、被処理物を搭載する試料台に高周波 電源により高周波電圧を印加し、この試料台と上 部電極との間に高パイアス電位を形成して行う第

(作用)

〔実施例〕

以下、第1図、第3図、第5図により平行平板型リアクタを用いる本発明の半導体装置の製造方法について、第2図、第4図、第5図によりECRエッチング装置を用いる本発明の半導体装置の

1のアッシング工程と、プロセスガスとして酸素を用い、この試料台に高周波電源により高周波電 圧を印加し、この試料台とこの上部電極との間に 高バイアス電位を形成して行う第2のアッシング 工程とを有するよう構成する。

(2)上記の半導体装置の製造方法において、第 1のアッシング工程のプロセスガスとして臭化水 素と水蒸気を用いるよう構成する。

(3)高ドーズィオンを注入したフォトレジストを、ECRエッチング装置を用いて行うアッシング工程において、プロセスガスとして水素を用い、被処理物を搭載する試料台に高周波電源により高周波電圧を印加して高バイアス電位を形成して行う第1のアッシング工程と、プロセスガスとして酸素を用い、この試料台に印加した高周波電圧を停止して行う第2のアッシング工程とを有するよう構成する。

(4)上記の半導体装置の製造方法において、第 1のアッシング工程のプロセスガスとして臭化水 素を用いるよう構成する。

製造方法について詳細に説明する。

本実施例において用いる平行平板型リアクタは 従来の技術において説明したものと同じであり、 第3回にその概略構造を示す。

まず第5図に示すような、表面にフォトレジスト膜6が形成され、その表面に高ドーズイオンの 注入によりポリマー化したフォトレジストの変質 層6aが形成されている半導体ウエーハ5を、処理 室1の下部に設けた試料台2の表面に載置する。

ここで上部電極3の導入口3aから反応ガスを供給し、その下面の噴出孔3bから反応ガスを噴出させながら、下記の条件の第1次アッシングを行って、フォトレジスト膜6の変質層6aを除去する。

特開平4-171918(4)

うに、反応ガスの水蒸気、即ち、H * O は高周波 電圧の印加により、H * と O H * に解離するので、 この水酸基 O H * はフォトレジスト膜 6 の変質層 6a との間に引き抜き反応を起こして元の水物に 関るが、変質層 6a に含まれている反応生成物の 変原子上の負電荷が非局在化し、この反応生成的 は第1図向に示すような共鳴混成体を持つになり、 この共鳴混成体中の P * は容易に破撃 や水蒸気の解離により生じた H * により攻撃 でフォトレジスト膜 6 の変質層 6a は破壊される。

つぎにこの平行平板型リアクタで下記条件の第 2次アッシングを行ってフォトレジスト膜 6 を除 去する。

| 処理室内 | 压5 | Torr |
|------|----|------|
| | | |

反応ガス種及び流量

| 酸素1,000 sc | C = |
|------------|-----|
| 高周波電源出力800 | W |
| アッシング時間60 | 分 |

複数の半導体ウェーハ5の第2次アッシングを 一度に行う場合には、図示しない通常のバレル型

設けたコイル13a によって制御されて照射位置が 定められている。

反応ガスは処理室11の上面に設けた反応ガスの 導入口11b から処理室11内に導入され、使用接の 反応ガスは排出口11a から排出される。

試料台12には高周波電源14により高周波電圧が 印加されるようになっている。

まず第5図に示すような表面にフォトレジスト膜6が形成され、その表面に高ドーズイオンによりポリマー化したフォトレジストの変質層6aが形成されている半導体ウエーハ5を、処理室11の下部に設けた試料台12の表面に載置する。

ここで反応ガスの導入口11b から反応ガスを供給しながら、下記の条件の第1次アッシングを行ってフォトレジスト膜6の変質層6aを除去する。

| 処理室内 | E | 5 × | < 10 | - "Torr |
|------|---|-----|------|---------|
|------|---|-----|------|---------|

反応ガス種及び流量

| *** | | |
|-------------|-------|----|
| 水素 | 10sc | C# |
| 高周被電源出力 | 800 | W |
| マイクロ被発生装置出力 | 1.5 K | W |

アッシャーを用いることも可能である。

上記の硫化水素と水蒸気とを反応ガスとする第 1次アッシング工程を、臭化水素(HBr)と水蒸 気とを反応ガスとする第1次アッシング工程を下 記の条件にて行う場合においても同様にフォトレ ジスト膜 6 の変質層6aを除去することが可能であ

| 処理室内圧0 | .5 Torr |
|-------------------|--------------------|
| 反応ガス種及び流量 | |
| 臭化水素 | …50 s c c ¤ |
| 水 蒸 気 | ··· 2 scca |
| 高周波電源出力 | ···500 W |
| アッシング時間 | 4分 |
| 本発明のアッシング工程に用いるE(| こRエッき |
| | |

本発明のアッシング工程に用いるECRエッチング装置の概略構造は第4図に示すようなものである。

図に示すように処理室11の下部には試料台12が 設けられており、処理室11の上部にはマイクロ波 発生装置13が設けられており、このマイクロ波発 生装置13から出るマイクロ波は処理室11の上部に

このアッシング工程の原理は半導体ウエーハ5を載置した試料台12には高周波電力が印加されているので、プラズマ中の電子及びH・の移動度の差により、負にバイアスされた電位が生じる。このためプラズマ中の正イオン、即ち、H・は負電位により引き寄せられて半導体ウエーハ5の表面に衝突する。

このH・の街突による衝撃により第2図に示すようなフォトレジスト膜6の変質層6aの主領は断ち切られるので、主鎖を断ち切られてモノマー化した変質層6aはECRプラズマストリームにより容易に除去することが可能となる。

またECRエッチングは低イオンエネルギーで 行われるので、プラズマの半導体ウエーハ 5 に与 えるダメージも低く抑えることが可能である。

つぎにECRエッチング装置を用いて下配の条件にて第2次アッシングを行い、フォトレジスト膜6を除去する。

处理室内E-----7 × 10-*Torr

特開平4-171918(5)

反応ガス種及び流量

上記の水素を反応ガスとする第1次アッシング 工程を、臭化水素(HBr)を反応ガスとする第1次アッシング工程を下記の条件にて行う場合においても同様にフォトレジスト膜6の変質層6aを除去することが可能である。

処理室内圧-----5 × 10-3 Torr

反応ガス種及び液量

 臭化水素
 10scca

 高周波電源出力
 800 W

 マイクロ波発生装置出力
 1.5 K W

 アッシング時間
 5 分

第1次及び第2次のアッシング工程終了後、光 学顕微鏡にて観察すると、段差部等にアッシング 残渣は認められず、変質層6aのパーティクルも認 められなかった。

能となる。

4. 図面の簡単な説明

第1図は平行平板型リアクタを用いる本発明の 半導体装置の製造方法の原理を示す図、

第2図はECRエッチング装置を用いる本発明 の半導体装置の製造方法の原理を示す図、

第3図は平行平板型リアクタの優略構造を示す 図、

第4図は本発明に用いるECRエッチング装置 の概略構造を示す図、

第5図は高ドーズイオンを注入したフォトレジ スト膜及び変質層を示す図、

を示す。

図において、

1,11は処理室、

la.11aは排出口、

11bは導入口、

2,12は試料台、

3は上部電極、

このようにアッシング工程を二工程に分け、 ず第1の工程においてフォトレジストの変質層を 除去し、その後第2の工程においてフォトレジスト 変質層のパーティクルが残存するのを防止で、 フォトレジストの変質層を除去する場合に限って 強力なプラズマによるドライエッチングを行うの で、半導体ウェーハの表面の素子形成領域にダメ ージを与えるのを防止することが可能となる。

(発明の効果)

以上の説明から明らかなように本発明によれば、 第1の工程によりフォトレジストの変質層を除去 し、ついで第2の工程によりこの変質層の下部の フォトレジストを除去するので、半導体ウエーハ がプラズマによりダメージを受けることがなる。 フォトレジストの変質層のパーティクルが半導体 ウェーハの表面に残存するのを防止することができる半導体装置の製造方法の提供が可

3aは導入口、
3bは噴出孔、
4,14は高周波電源、
5は半導体ウエーハ、
6はフォトレジスト膜、
6aは変質層、
13はマイクロ波発生装置、
13aはコイル、


である.

飞彈 人 弁理士 并 桁 貞 -




特開平4-171918 (6)

(a) 水敵基による引き抜き反応




(b) 共鳴混成体の形成

平行平板型リアクタを用いる 本発明の半導体装置の製造方法の原理を示す図




ECRェッチング装置を用いる 本発明の半導体装置の製造方法の原理を示す図

第 2 図



平行平板型リアクタの概略構造を示す図 第 3 図



本発明に用いるECRエッチング装置の概略構造を示す図

第 4 図



高ドーズイオンを注入したフォトレジスト順及び変質層を示す図 毎、5、図